This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 347:JAPIO

(c) 2000 JPO & JAPIO. All rts. reserv.

Image available 03880555

LEAD FOR MOUNTING SEMICONDUCTOR CHIP

PUB. NO.:

04-245655 [JP 4245655 A]

PUBLISHED:

September 02, 1992 (19920902)

INVENTOR(s): MARUYAMA YOSHIAKI

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

03-010467 [JP 9110467]

FILED:

January 31, 1991 (19910131)

INTL CLASS:

[5] H01L-021/60; H01L-023/50

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JOURNAL:

Section: E, Section No. 1305, Vol. 17, No. 15, Pg. 84,

January 12, 1993 (19930112)

ABSTRACT

PURPOSE: To provide a lead for mounting a semiconductor chip in the COG, TAB system and particularly to curtail the width (or length) of a lead forming substrate.

CONSTITUTION: In regard to many leads 12 to 15 connected to a pad of a semiconductor chip, the inner leads 12a to 15a are connected with the outer leads 12b to 15b. A part of inner lead 14a is connected to a semiconductor chip passing the area under the semiconductor chip. The outer lead 12b communicating with the inner lead 12a and an outer lead 14b of the inner lead 14a connected to the semiconductor chip not passing the area under the semiconductor chip are arranged in the same side of the semiconductor chip.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平4-245655

(43)公開日 平成4年(1992)9月2日

(51) Int.Cl.⁶

識別記号

FΙ

技術表示箇所

H01L 21/60

3 1 1 R 6918-4M

23/50

M 8418-4M

庁内整理番号

審査請求 未請求 請求項の数5(全 5 頁)

(21)出顯番号

特顏平3-10467

(71)出願人 000005223

富士通株式会社

(22)出願日 平成

平成3年(1991)1月31日

神奈川県川崎市中原区上小田中1015番地

(72)発明者 丸山 嘉昭

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 并桁 貞一


(54) 【発明の名称】 半導体チップ実装用リード


(57) 【要約】

【目的】 COG, TAB方式で半導体チップを実装するためのリードに関し、特に、リード形成基板の幅(または長さ)寸法を短くすることを目的とする。

【構成】 半導体チップのパッドに接続する多数本のリード12~15は22インナーリード 12a~15a にアウターリード 12b~15b が連通する。一部のインナーリード14a は半導体チップの下を通って半導体チップに接続するようになる。そのインナーリード12a に連通するアウターリード12b と、半導体チップの下を通らないで半導体チップに接続するインナーリード14a のアウターリード14b とは、半導体チップの同一個方に整列せしめ構成する。

本発明の実施例であるリードの模式平面図





【特許請求の範囲】

【請求項1】 半導体チップのパッドに接続する多数本 のインナーリード(12a~15a, 22a ~27a)がそれぞれのア ウターリード(12b~15b, 22b ~27b)に連通し、餃半導体 チップの下を通ることなく該半導体チップの一個のパッ ドに接続するインナーリード(14a, 25a, 26a) に連通する アウターリード(14b, 25b, 26b) と、該半導体チップの下 を通って該半導体チップの他側のパッドに接続するイン ナーリード(12a, 22a, 23a) に連通するアウターリード(1 ることを特徴とする半導体チップ実装用リード。

1

【請求項2】 前記アウターリード(12b~15b, 22b ~27 b)が、前記半導体チップの1~3 倒方に分かれて整列す ることを特徴とする前記請求項1記載の半導体チップ実 装用リード。

【請求項3】 前記アウターリード(12b~15b,22b ~27 b)が、前記半導体チップの一方の対向側の2方向に分か れて整列することを特徴とする前記請求項2記載の半導 体チップ実装用リード。

【請求項4】 半導体チップの下を通る前記インナーリ 20 ード(12a,22a,23a) が、先端の接続部を除く表面に絶縁 層(31,32)を被着してなることを特徴とする前記請求項 1 記載の半導体チップ実装用リード。

【請求項5】 前記絶縁層(32)がテープキャリアにおけ る絶縁フィルム(21)の一部であることを特徴とする前記 請求項2記載の半導体チップ実装用リード。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体チップをフェース ダウン方式で配線基板に実装するリード、特に、COG 30 (Chip on Glass) 接続およびTAB(Tape Automated Bo nding)接続におけるリードに関するものである。

[0002]

【従来の技術】図3は半導体チップをフェースダウン接 続するため絶縁フィルムまたは透明基板(ガラス基板) に形成した従来のリードを示す模式平面図である。半導 体チップ1は下面の四方側にパット (パンプ) 2を形成 し、に接続する多数本のリード2は1にインナーリード 3 a の先端をパッド2に接続した多数本のリード3 が、半導体チップ1の四方に放射状に延在する。

【0003】図4はCOG接続した半導体チップの平面 図であり、半導体チップ1の上方側パッドに接続したり ード群48,半導体チップ1の右方側パッドに接続したり ード群4b,半導体チップ1の下方側パッドに接続したり ード群 4 c. 半導体チップ 1 の左方側パッドに接続したリ ード群4d を形成した透明基板5は、半導体チップ1よ り格段に大形のものが必要になる。

【0004】図5は液晶表示パネルの駆動用ICチップ

において、半導体チップ1は下面の四方側にパッドを形 成したものであり、液晶表示パネルとその制御回路とに

接続する半導体チップ1は、リード群4a のアウターリ ードが半導体チップ1の上方に整列し、リード群4b,4 c, 4d の各アウターリードは半導体チップ1の下方に整

【0005】図5(0) において、半導体チップ1は下面 の三方 (上、右、左) 倒にパッドを形成したものであ り、液晶表示パネルとその制御回路とに接続する半導体 2b, 22b, 23b) とが、該半導体チップの同一側方に整列す 10 チップ1は、リード群4a のアウターリードが半導体チ ップ1の上方に整列し、リード群4b,4d の各アウター リードは半導体チップ1の下方に整列する。

> 【0006】図5(A) において、半導体チップ1は下面 の二方 (上下) 倒にパッドを形成したものであり、液晶 表示パネルとその制御回路とに接続する半導体チップ1 は、リード群4aの一部4a′のアウターリードが半導 体チップ1の上方に整列し、リード群4aの他部4a * のアウターリードおよびリード群4c の各アウターリー ドは半導体チップ1の下方に整列する。

[0007]

【発明が解決しようとする課題】以上説明したように、 従来のリード2は半導体チップ1の四方に延在し、半導 体チップ1の四方には、半導体チップ1に比べて格段に 広いリード形成領域を必要とする。従って、半導体チッ プ1が液晶表示パネルに搭載する駆動用 I Cであると き、液晶表示パネルは半導体チップ1を搭載するための 領域を必要とし大形化される。 しかし、液晶表示パネル において表示面以外の大形化は望ましくなく、半導体チ ップ1の搭載領域を成るべく狭くする必要がある。

【0008】上記問題点の解決手段として、リードを多 層化したり、パッドの位置を最適化したカスタムICチ ップの開発が考えられる。しかし、リードの多層化は製 造工程の増加によってコスト高になり、少量生産のカス タム I Cチップはチップ価格が上昇する。

[0009]

【課題を解決するための手段】本発明のリードはその実 施例を示す図1によれば、半導体チップのパッドに接続 する多数本のインナーリード 12a~15a,22a ~27a がそ れぞれのアウターリード 12b~15b,22b ~27b に連通 は、インナーリード3aに連通するアウターリード3b 40 し、半導体チップの下を通ることなく半導体チップの一 側のパッドに接続するインナーリード 14a,25a,26aに連 通するアウターリード 14b, 25b, 26bと、半導体チップの 下を通って半導体チップの他側のパッドに接続するイン ナーリード 12a,22a,23aに連通するアウターリード 12 b, 22b, 23bとが、半導体チップの同一側方に整列するこ とを特徴とする。

[0010]

【作用】上記手段によれば、下面の四側にパッドが形成 された半導体チップに対し、リードのインナーリード を実装する従来のリードを示す平面図である。図5(4) 50 は、半導体チップの $1\sim3$ 側方に配設可能になる。その

ためリードを形成した基板は、半導体チップの四側方に インナーリードが配設された従来のものより、幅(また は長さ) 寸法を小さくできるようなる。

[0011]

【実施例】図1は本発明の実施例を示す模式平面図、図 2 は本発明の他の実施例を示す模式平面図である。

【0012】図1(4) において、下面四方側にパッドが 形成された半導体チップを実装するため、透明基板11に 形成したリードは、餃チップの下面上方側のパッドに接 続するリード13と、該チップの下面下方側のパッドに接 統するリード14と、該チップの下面左方側のパッドに接 続するリード15とに分けられる。

【0013】複数本のリード12は、先端が半導体チップ のパッドに接続されるインナーリード12a と、インナー リード12a に連通し延在するアウターリード12b にてな る。インナーリード12a は、半導体チップを実装したと きその下を通るようになり、アウターリード12b は半導 体チップの下方に整列する。一般に、インナーリード12 8 の先端部と半導体チップとの電気的接続(実装)には 20 高さ数十μm のパンプ電極を使用する。従って、インナ ーリード12a と半導体チップ下面との絶縁は、該パンプ 電極によってできる間隙を利用する。

【0014】複数本のリード14はインナーリード14a に アウターリード14b が連通し、アウターリード14b は半 導体チップの下方,アウターリード12b と交互に整列す る。複数本のリード13はインナーリード13a にアウター リード13b が連通し、アウターリード13b は半導体チッ プの下方. アウターリード12b および14b の右方に整列 する。複数本のリード15はインナーリード15a にアウタ 30 ーリード15b が連通し、アウターリード15b は半導体チ ップの下方, アウターリード12b および14b の左方に整 列する。

【0015】図1(0) のテープキャリアにおいて、下面 四方側にパッドが形成された半導体チップを実装するた め、ポリイミド等の絶縁フィルム21に形成したリード は、眩チップの下面上方側のバッドに接続するリード2 2,23 と、該チップの下面右方側のパッドに接続するリ ード24と、該チップの下面下方側のパッドに接続するリ ード25,26 と、該チップの下面左方側のパッドに接続す 40 るリード27とに分けられる。

【0016】各複数本のリード22,23 は、先端が半導体 チップの下面上側に形成したパッドに接続されるインナ ーリード22a,23a と、インナーリード22a または23a に 連通し半導体チップの右方または左方に延在するアウタ ーリード22b,23b にてなる。インナーリード22a,23a は、半導体チップを実装したときその下を通るようにな る。一般に、インナーリード22a,23a の先端部と半導体 チップとの電気的接続(実装)には高さ数十μπ のパン プ電極を使用する。従って、インナーリード22a,23a と 50 ことによって、インナリード22a と実装半導体チップの

半導体チップ下面との絶縁は、該パンプ電極によってで きる間隙を利用する。

【0017】複数本のリード25はインナーリード25a に アウターリード25b が連通し、アウターリード25b は半 導体チップの右方,アウターリード22b と交互に整列す る。複数本のリード26はインナーリード26a にアウター リード26b が連通し、アウターリード26b は半導体チッ プの左方、アウターリード23b と交互に整列する。複数 本のリード24はインナーリード24a にアウターリード24 続するリード12と、該チップの下面右方倒のパッドに接 10 b が連通し、アウターリード24b は半導体チップの右 方, アウターリード22b,25b の上方に整列する。複数本 のリード27はインナーリード27a にアウターリード27b が連通し、アウターリード27b は半導体チップの左方, アウターリード23b,26b の上方に整列する。

> 【0018】 絶縁フィルム21には、各リード22~27のイ ンナーリード22a ~27a の先端部が表呈するデパイスホ ール28と、各リード22~27のアウターリード22b ~27b の接続部が表呈する一対のポンディングホール29とを設

[0019] このようなリード12~15または22~27のア ウターリード12b ~15b,22b ~27b は、三方から半導体 チップに接続する。従って、透明基板11または絶縁フィ ルム21の幅Wは、従来のそれらより大幅に、例えば3/5 程度に狭くすることが可能である。

【0020】図1に示す実施例において、半導体チップ の下を通るインナリード12a,22a,23a は、半導体チップ を実装したとき、パンプ電極によってできる数μα の間 隙により半導体チップの下面と接触しないようにする が、その非接触を一層確実にするには、図2に示す如き 絶縁層が有効である。

【0021】図1(4) と共通部分に同一符号を使用した 図2(イ) において、透明基板11にリード12~15を形成 し、インナーリード12a は、半導体チップに接続する先 端を表呈せしめ絶縁層31で覆う。リード12~14の各アウ ターリード12b ~14b は、半導体チップに下方に整列 **し、リード15のアウターリード15b は半導体チップの上** 方に整列する。従って、実装した半導体チップはアウタ ーリード15b を介して上方の回路に接続し、アウターリ ード12b ~14b を介して下方の回路に接続することにな る。例えばS i N等にて厚さ数μm に形成した絶縁層31 は、半導体チップに接続する先端部を除いてインナリー ド12a を覆うため、インナリード12a と実装半導体チッ プの下面との絶縁性に優れる.

【0022】図1(0) と共通部分に同一符号を使用した 図 2 (D) において、半導体チップに接続する先端を表呈 せしインナリード22aを覆う絶縁層32は、絶縁フィルム2 1にデパイスホール28を形成するとき設けたものであ り、四隅が絶録フィルム21に連通する。各リード22~27 は図1(0) のそれらと同一であるが、絶縁層32を設けた 5

下面との絶縁性に優れる。

[0023]

【発明の効果】以上説明したように本発明によれば、下面の四側にパッドが形成された半導体チップに対しリードのインナーリードは、半導体チップの1~3個方に配設可能になる。そのため、本発明によるリードを形成した基板は、半導体チップの四側方にインナーリードが配設された従来のものより、幅(または長さ)寸法が小さくなり小型化される。


【図面の簡単な説明】


【図1】 本発明の実施例であるリードの模式平面図である。

【図2】 本発明の他の実施例であるリードの模式平面

【図1】

本発明の実施例であるリードの模式平面図





図である。

[図3] 半導体チップを接続する従来のリードの模式 平面図である。

【図4】 COG接続した半導体チップの平面図である。

【図 5】 被晶表示パネルの駆動用 I Cチップを実装する従来のリードを示す平面図である。

【符号の説明】


12~15, 22~27はリード


10 12a ~15a,22a ~27a はインナーリード 12b ~15b,22b ~27b はアウターリード 21は絶縁フィルム

31,32 は絶縁層

【図2】


本発明の他の実施例であるリードの模式平面図






[図3]

半導体チャアを接続する従来のリードの模式平面図



液晶表示パネルの駆動用ICチップを実験する 従来のリードを示す平面図



[図4]

